## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-027401

(43) Date of publication of application: 30.01.1990

(51)Int.CI.

G05B 1/02

H03F 3/34

(21)Application number: 63-176814 (71)Applicant: HITACHI LTD

HITACHI MICRO COMPUT

**ENG LTD** 

(22)Date of filing:

15.07.1988


(72)Inventor: YONETANI HIROYUKI

**WATANABE KAZUO** 

## (54) OFFSETTING CONTROL CIRCUIT

## (57)Abstract:

PURPOSE: To automatically correct the offsetting of a comparator, a differential amplifier circuit and the like without using an external terminal in an LSI internal part by correcting the input level of a controlled circuit by the correcting level set automatically so as to make the offsetting of the controlled circuit into zero. CONSTITUTION: When an initializing signal Is is set to H level, the comparing input of a comparator 1 which is a controlled circuit and the reference input are mutually shorted to the same potential and a comparing output Co is switched to the detecting input side of an output change detecting circuit 3. When a resetting signal Rs is given, an output level I of a variable level generating circuit 4 is continuously



changed and added to the reference input level of a comparator 1 by a level control circuit 5. When the input level passes through a point which becomes an offsetting zero, the output change detecting circuit 3 switches a detecting output Do from H level to L level simultaneously when the comparing output Co is changed and stops the stepping action of a counter 41. Thus, the input offset of the comparator 1 is automatically corrected.

## LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision

### ⑩日本国特許庁(JP)

① 特 許 出 顧 公 閉

# ⑫公開特許公報(A)

平2-27401

@Int. Cl. 5

識別記号

庁内整理番号

@公開 平成2年(1990)1月30日

G 05 B H 03 F 1/02 3/34

В

7740-5H 6751-5 J

審査請求 未請求 請求項の数 3 (全4頁)

60発明の名称

オフセツト制御回路

②特 顧 昭63-176814

昭63(1988)7月15日 经出 顯

②発 明 \* 谷 者

浩

東京都小平市上水本町1479番地 日立マイクロコンピュー タエンジニアリング株式会社内

明 辺 個発

쌢

群馬県高崎市西横手町111番地 株式会社日立製作所高崎

工場内

の出 願 人 顋

株式会社日立製作所

日立マイクロコンピュ

ータエンジニアリング

株式会社

図代 理 人

包出

弁理士 大日方 富雄

1. 発明の名称

オフセット創御回路

2. 特許請求の範囲

1. 比較動作または差勤動作を行なう被制御回路 の出力変化点を検出する出力変化検出手段と、こ の出力変化検出手段が上記出力変化点を検出する まで出力レベルを連続的に変化させる可変レベル 発生手段と、上記被制御回路に伝達される入力レ ベルに上記可変レベル発生手段の出力レベルを加 えるレベル制御国路とを備えたことを特徴とする オフセット制御回路。

2. 比較助作または逆動動作を行なう被制御回路 の出力の立ち下がりでセットされる第1の保持四 路と、上記出力の立ち上がりでセットされる第2 の保持国路とを有し、上記第1、第2の保持団路 の各セット出力の論理和を上記出力の変化点検出 出力として出力する出力変化検出手段を備えた特 許請求の範囲第1項記載のオフセット制御四路、

3. 出力変化検出手段が被制御回路の出力の変化

点を検出するまで歩進駆動されるカウンタと、こ のカウンタのカウント盤をDA変換して出力する DA変換回路とを有する可変レベル発生手段を借 えた特許請求の範囲第1項または第2項記載のオ フセット制御回路。

3. 発明の詳細な説明

【産業上の利用分野】

東京都千代田区神田駿河台 4 丁目 6 番地

東京都小平市上水本町1479番地

本発明は、オフセット制御回路、さらには比較 器や意動増報回路などにおいて生じるオフセット の補正に適用して有効な技術に関するもので、例 えばLSI(大規模半導体集積回路装置)内にて 比較器や差動増幅回路などの入力オフセットを自 動的に補正させる技術に利用して有効な技術に関 するものである.

「従来の技術」

例えば、高稽度を要求されるところに使用され る比較器や差勤増幅四路では、その入力オフセッ トを精密に補正する必要がある。

このため、従来では、高精度を要する比較器や 差動増幅回路をLSIに組み込んだ場合に、オフ

セット補正用の外部増予を設け、この外部増予に ポテンショメータを外付けして入力オフセットを ゼロにするような調整操作を個別に行なっていた (例えばNEC発行「産業用リニアICデータブ ック1987年版」273頁参照)。

#### [発明が解決しようとする課題]

しかしながら、上述した技術には、次のような 問題のあることが本発明者らによって明らかとさ れた。

すなわち、一般に、LSIなどの半導体集積回 路装置では、製造および実装のコストを低減させ るなどの理由により、外部端子の数いわゆるピン 数をできるだけ少なくすることが選まれている。 このような状況の下で、通常は使用されることが 少ないオフセット補正用の外部端子を設けること は好ましくない。また、外付ポテンショメータを 用いる従来の方法では、オフセットを精密に補正 するためのトリミング工程が別に必要となる。

本発明の目的は、比較圏や差動増幅回路などの オフセットを、外部編子を使わずに、LSI内部

制御回路の入力レベルが加算または減算修正されるようになる。

これにより、比較器や遊動増幅回路などのオフセットを、外部端子を使わずに、LSI内部にて自動的に補正できるようにする、という目的が速成される。

#### [実施例]

以下、本発明の好敵な実施例を図面を参照しながら説明する。

なお、固において、関一符号は関一あるいは相当部分を示すものとする。

第1 関は本発明の技術が適用されたオフセット制御回路の一実施例を示したものであって、1 は被制御四路である比較器、2 は比較器1の入出力を切り換える切換回路、3 は比較助作または差動助作を行なう被制御回路の出力変化換出回路3 が上記出力変化点を検出するまで出力レベル1を連続的に変化させる可変レベル発生回路、5 は被制御回路である比較器1のリファレンス入力(一)に

にて自動的に補正できるようにする、という技術 を提供することにある。

この発明の前記ならびにそのほかの目的と新規 な特徴については、本明細書の記述および添附図 面から明らかになるであろう。

#### [課題を解決するための手段]

本願において聞示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。

すなわち、比較動作または差動動作を行なう被制御回路の出力変化点を検出する出力変化検出手段が上記出力変化点を検出するまで出力変化検出手段が上記出力変化点を検出するまで出力レベルを連続的に変化させる可変レベル発生手段と、上記被制御回路に伝達される入力レベルに上記可変レベル発生手段の出力レベルを加えるレベル制御回路とを有するものである。

#### [作用]

上記した手段によれば、被側御団路のオフセットをゼロにするような補正レベルが自動的に設定され、この設定された補正レベルによって上記被

伝達される入力レベルRiに上記可変レベル発生 回路4の出力レベルIを加えるレベル制御回路で、 ある。

ここで、切換回路 2 は、アナログスイッチ 2 1 およびマルチブレク サ 2 2 などによって構成される。アナログスイッチ 2 1 は、オフセット補正を行なう初期化(イニシャライズ)時に、比較器 1 のアナログ比較入力(+)とリファレンス入力(~)とも互いに同電位に短終する。マルチブレクサ 2 2 は、初期化時に比較器 1 の 2 値論 理レベルによる比較出力 C o を出力変化検出回路 3 の入力側に切り換える。 I s は初期化設定信号であって、アナログスイッチ 2 1 とマルチブレクサ 2 2 の各制物編子に入力される。

出力変化検出回路3は、第1、第2の保持回路(D-F/F)31,32、インバータ33、NORゲート34などによって構成される。第1の保持回路31は、比較器1の出力C。の立ち下がりでセットされる。第2の保持回路32は、上記出力C。の立ち上がりでセットされる。インバー

タ33は、比較器1の出力Coを反転して第2の保持回路32に入力させる。NORゲート34は、第1、第2の保持回路31、32の各セット出力QA、QBの論項和(QA+QB)をとり、この論理和出力を変化点検出出力Doとして出力する。

と、可変レベル発生図略5の出力レベルIが最低 レベルから最高レベルまで連続的に変化する。こ の連続的に変化するレベルIは、レベル制御図略 5によって上記比較器1のリファレンス入力レベ ルに加えられる。

ここで、比較概1のリファレンス入力レベルがオフセットゼロとなる点を通過すると、つまり可変レベル発生回路4の出力レベルIが比較悪1の入力オフセットVofに相当するレベルを通過すると、この通過の前後で比較悪1の比較出力Coの診理がHからしまたはしからHに反転する。このときの比較器1の出力変化は、出力変化検出回路4によって検出される。

出力変化検出国路4は、比較限1の比較出力C
oが変化すると同時に検出出力Doを日からしに切り換えて、可変レベル発生回路4内のカウンタ41の歩適動作を停止させる。これにより、可変レベル発生回路4の出力レベルIは、上記比較器1の比較出力Coが反伝した直後のレベル、すなわち比較器1の入力オフセットがゼロに補正され

うになっている。

レベル制御回路5は利得が1になるように負帰還をかけられた演算増報器51、アナログ切換スイッチ52、インパータ53などによって得成される。演算増報器51は、上記可変レベル発生回路4の出力レベル【を上記比較器】のリファレンス入力レベルRiに加える。アナログ切換スイッチ52は、上記出力レベル【の正負極性を上記符号ビットCの論理レベルに従って切り換える。

以上のように構成されたオフセット制御回路に ついて、以下その動作を説明する。

第2 図は、第1 図に示したオフセット制御回路 の動作例を示す。

第1回および第2回において、まず、初期化信号 1 s が H にセットされると、切換回路 2 によって、被制御団路である比較細1の比較入力(+)とリファレンス入力(--)とが互いに興電位に短絡されるとともに、その比較出力 C o が出力変化検出回路 3 の検出入力側に切り換えられる。

この初期化状態にてリセット信号RBを与える

た直接のレベルに固定される。このようにして固定されたレベルは、次にリセット信号Rが与えられるまで保持される。

以上のようにして、比較細1の入力オフセットが自動的に補正されるとともに、この補正された 状態が保持される。この後、初期化信号1gをL にリセットすれば、入力オフセットがゼロに補正 された状態の比較器1は、オフセット制物回路側 から関放されて、通常の使用状態に復帰する。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を造脱しない範囲で種々変更可能であることはいうまでもない。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である比較 器のオフセット補正に適用した場合について説明 したが、それに限定されるものではなく、例えば 第3回に示すように、多段接続された差別増幅回 第1-1~1~nのオフセット補正にも適用でき る.

#### [発明の効果]


本願において関示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、比較器や接動増幅回路などのオフセットを、外部増子を使わずに、LSI内部にて自動的に補正できるようになる、という効果が持られる。

#### 4. 図面の簡単な説明

第1 図は本発明の一実施例によるオフセット制 御回路を示す図、

代理人 弁理士 大日方宮廷



第 2 図

第 3 図 1-1-1-m シャンル シャンル 発生回路 4

第1図

